除錯週期縮短40%，Synopsys公開AI設計工具

Synopsys公開了兩種半導體設計工作流程。在對除錯工作流程的初步評估中，工作週期縮短了25%至40%。在7月27日的DAC 2026上，展示了基於微軟Discovery的「除錯關閉」和「實現與關閉」工作流程。這兩個工作流程應用了代理工程師技術。自動化工作流程中，AI代理負責計劃制定、驗證、原因分析和質量調整等任務。除錯關閉工作流程自動化設計驗證和錯誤分析，初步評估顯示除錯週期縮短了25%至40%。實現與關閉工作流程在Azure上運行Synopsys的實現代理和融合編譯器。關閉過程是調整結果以滿足性能、功耗、面積、時序等多個目標的過程。AMD正在評估該工作流程的應用可能性，微軟則宣布將新增基於第六代AMD EPYC的虛擬機和用於半導體設計的Azure HXv2。此次發布是將自動化範圍從前端設計擴展到除錯和實現階段的案例。Synopsys的生產力數據仍停留在初步評估階段，實際的導入範圍和性能將在客戶評估過程中得到驗證。

本內容僅供參考，不構成任何金融、投資、法律或稅務建議。文中提及的任何活動、獎勵、線上活動或相關資訊，不應被視為對購買、出售或交易任何加密資產的推薦、招攬或邀請。加密資產具有高波動性，存在價值損失風險。WEEX服務、產品及相關活動的可用性可能因地區而異。用戶在參與前有責任確保符合當地適用法律法規。